一個理想電容的電抗(X) = 1/ωC,因此理論上頻率與電容值愈高,電抗愈小。
但實際電容其實等效於三個理想RLC串聯電路,因為電容本身損耗會造成一些類似電阻與電感的影響,因此測量時可能會發現同一顆電容愈高頻的訊號損耗愈大,這與理想電容的理論是不符合的。
設計電路時最好先試做一個50 Ohm線與電容footprint組合而成的雙端電路,藉此實測電容阻抗與損耗。
關於實際電容的影響,MLCC大廠MURATA有一篇很詳細的文章可以參考
1.這裡有電腦的資訊,為了使人更容易理解,Linux的資料我盡量不使用終端機的方式操作。 2.我不常來此部落格,強烈建議不要在此發問。 3.本站所有原作者是HCY的內容都歡迎轉載,但必須註明原出處。 4.如果因此站所寫的操作而造成電腦的損害,我不負任何責任。
一個理想電容的電抗(X) = 1/ωC,因此理論上頻率與電容值愈高,電抗愈小。
但實際電容其實等效於三個理想RLC串聯電路,因為電容本身損耗會造成一些類似電阻與電感的影響,因此測量時可能會發現同一顆電容愈高頻的訊號損耗愈大,這與理想電容的理論是不符合的。
設計電路時最好先試做一個50 Ohm線與電容footprint組合而成的雙端電路,藉此實測電容阻抗與損耗。
關於實際電容的影響,MLCC大廠MURATA有一篇很詳細的文章可以參考
這是微帶線的差分阻抗的近似公式。
要更準確的得到差分阻抗,最好是用軟體模擬,或是直接試做一片電路來測量
以下兩個線上計算器可用此公式算差分阻抗,請注意單位不同
1.Differential Microstrip Impedance Calculator
2.Differential Microstrip Impedance Calculator
另外,某些模擬軟體(例如LineCalc)雖然沒有直接計算差分阻抗的功能,但通常能計算耦合線的奇模組抗Zo,差分阻抗為奇模組抗的兩倍,Zdiff = Zo * 2
參考資料
PCB Impedance Control:Formulas and Resources-UltraCAD Design, Inc
Analysis of differential termination technique in cascading of high speed LVDS signals on a PCB
Signal Integrity Optimization of MLVDS based Multi-master Instrument Bus
通常電子零件都有所謂的公差(誤差值),本文要介紹這些誤差值的運算方法
*************************************************
首先探討加的運算
設兩電阻值分別為20 Ω與30 Ω,串聯後的電阻值50 Ω
兩電阻的誤差分別是±3 Ω與±4 Ω,Δf則是串聯後總電阻的誤差
則公式如下(此公式也可用於兩誤差值相減)
Δx與Δy代表誤差值,分別帶入3與4,即可算出相加後的串聯電阻誤差值Δf = ±5 Ω
不會直接用Δx + Δy的原因是因為經多次測量的結果下出現最大誤差的機率很小,因此平方相加開根號的結果才是比較準的,對更仔細的理論有興趣的話可閱讀下方附上的參考文獻。
*************************************************
探討乘的運算
設有一設備電壓100V±5V電流50A±15A,其功率P=IV=5000 W
誤差相乘公式如下
其中Δx與Δy代表電壓與電流的誤差值,分別帶入5與15,f是相乘後的功率5000。
由此可知(Δx/x)與(Δy/y)分別是電壓與電流的比例誤差,分別為5%與30%。
(Δf/f)即為相乘後的功率比例誤差0.3041 = 30.41%
由此可知相乘後的功率誤差值Δf為±1520.5W
*************************************************
參考文獻
在某些變壓器中會看到這種於線圈中段延伸出一條線路的構造,這種稱為中心抽頭(Center tap)
抽頭的用途有不少種。在PoE Connector中,抽頭通常會連接‘Bob Smith’ termination,除此之外DC電流也會透過抽頭引到所需的零件上。
PoE(Power over Ethernet)根據DC所使用的線路分為Mode A與Mode B,以及最新版PoE++
圖片來源:https://commons.wikimedia.org/wiki/File:Rj45plug-8p8c.png?uselang=zh-tw
如上圖所示,一般網路線共有八個接腳,通常傳送訊號的分別為12與36兩對。
若DC與訊號皆使用12與36兩對,這就是Mode A,通常用36當GND。
若DC使用45與78兩對,這就屬於Mode B,通常用78當GND。
最新的標準PoE++則是同時用45與12當DC正極,78與36當GND,並利用電感阻擋訊號流出12與36這兩對。
參考資料
What is the PoE power pins assignment mode A & B?
Power over Ethernet (PoE) – Demystifying Mode A and Mode B